본 교재는 논리회로 설계실습을 위한 입문서로 개발되었으며, 회로설계의 기본 개념을 파악하는데필요한 실무중심의 실습용 교재로서 대학의 디지털 회로설계 실습과정에 적합하다.
“Verilog HDL 회로설계실습”은 논리회로 이론을 바탕으로 디지털 회로를 이해하고, 이를Verilog HDL과 Quartus II를 이용하여 설계 및 시뮬레이션하며, 회로 데이터를 Altera사의 DE2보드에 구현,동작을 검증할 수 있도록 구성하였다.
Verilog HDL의 구조에서부터 Quartus II 및 FPGA 실습보드의 사용법까지 간단하게 설명하였으며,디지털 회로에서 사용되는 기본적인 기능블럭의 이론 및Verilog HDL 표현, 그리고 하드웨어구현방법 등을 상세하게 기술하였다.
각 장의 내용은 실습목표와 회로규격, 회로도,동작원리,실습절차, Verilog HDL 프로그램, 시뮬레이션 입출력파형, Pin 할당, 그리고 연습문제 등의 순서로 이루어져 있다.
